ИИ сам спроектировал чип для ИИ: от задания до рабочего прототипа за две недели
iXBT.com ·
Система Architect Labs Platform самостоятельно спроектировала энергоэффективный ИИ-ускоритель Redwood, начиная с текстового технического задания и заканчивая рабочей реализацией на программируемой вентильной матрице (FPGA). Инженеры задали только высокоуровневую инструкцию, после чего система сама выполнила моделирование производительности, сгенерировала описание цифровой схемы, провела тестирование и верификацию, а также подготовила прошивку и программные ядра.
Система Architect Labs Platform самостоятельно спроектировала энергоэффективный ИИ-ускоритель Redwood, начиная с текстового технического задания и заканчивая рабочей реализацией на программируемой вентильной матрице (FPGA). Инженеры задали только высокоуровневую инструкцию, после чего система сама выполнила моделирование производительности, сгенерировала описание цифровой схемы, провела тестирование и верификацию, а также подготовила прошивку и программные ядра.
Полный цикл занял менее 2 недель, а после изменения спецификации новая версия появлялась на FPGA менее чем за 48 часов.
В традиционном проектировании многие решения фиксируются по мере прохождения отдельных этапов, поэтому изменения приходится вносить вручную или переносить на следующее поколение микросхемы. Architect Labs предлагает вместо этого единый цикл оптимизации, в котором аппаратная часть и программное обеспечение проектируются и тестируются совместно. По данным разработчиков, система способна одновременно исследовать пространство вариантов микроархитектуры на порядок шире, чем человеческая команда за тот же срок. Для отдельных блоков она генерировала несколько вариантов с разной логикой управления и путями прохождения данных, после чего сравнивала их по площади и временным характеристикам.
Redwood пока существует только в виде FPGA-реализации, поэтому заявления о превосходстве над любыми компаниями относятся не к чипу, а к расчётам. В эксперименте Redwood Nano на FPGA показал 12,1 токена/с при частоте 250 МГц на модели Qwen3 0.6B, тогда как Nvidia Jetson Orin Nano достиг 28 токенов/с при 1020 МГц. Для будущей версии на техпроцессе Samsung класса 8 нм исследователи прогнозируют 49 токенов/с при энергопотреблении 1,335 Вт против 2,59 Вт у Jetson Orin Nano. Это соответствует расчётному преимуществу в 1,75 раза по производительности и 3,4 раза по производительности на ватт, однако эти показатели ещё предстоит проверить на физическом кристалле.
Архитектура Redwood рассчитана на снижение задержек и энергозатрат за счёт размещения данных рядом с вычислительными блоками. Чип состоит из одинаковых «блоков» (tile-based), каждый из которых выполняет свою часть работы и передаёт данные соседнему, вместо постоянного обращения к общей памяти. Управление отделено от вычислений, отдельные блоки могут замедляться или отключаться, а встроенный глобальный таймер задаёт расписание выполнения ядер. По данным разработчиков, все блоки достигли 95% покрытия кода и функционального покрытия, а первая RTL-версия, отправленная из симуляции на FPGA, не выявила ошибок.
Отдельно исследователи провели эксперимент, который называют «ранней формой рекурсивного самоулучшения». Они развернули Qwen3 на Redwood, подключили модель как инференс-эндпоинт внутри собственной ИИ-системы и использовали её для поиска оптимизаций собственных операций. В результате система обнаружила несколько вариантов улучшения временных характеристик и ядер. Однако этот эксперимент значительно уже того, что обычно подразумевают под «автономным самоулучшением ИИ».
Следующий этап — физическое проектирование, подготовка к производству и проверка Redwood на кремнии. Architect Labs сообщает, что работает над выпуском чипа по техпроцессу TSMC. Именно этот этап должен показать, насколько расчётные характеристики сохранятся после изготовления: пока Redwood декларирует возможность сократить цикл разработки аппаратуры с лет до недель, превосходя серийные решения.